

98 P 2637



①9 BUNDESREPUBLIK
DEUTSCHLAND



DEUTSCHES
PATENTAMT

⑫ Patentschrift

⑩ DE 42 31 308 C 1 B 1

⑤1 Int. Cl.⁵:
H 04 N 5/45

②1 Aktenzeichen: P 42 31 308.2-31
②2 Anmeldetag: 18. 9. 92
④3 Offenlegungstag: —
④5 Veröffentlichungstag
der Patenterteilung: 27. 1. 94

DE 42 31 308 C 1

Innerhalb von 3 Monaten nach Veröffentlichung der Erteilung kann Einspruch erhoben werden


⑦3 Patentinhaber:
Siemens AG, 80333 München, DE

⑦2 Erfinder:
Scheffler, Günter, Dipl.-Ing., 8000 München, DE

⑤6 Für die Beurteilung der Patentfähigkeit
in Betracht gezogene Druckschriften:
BURKERT, M., FRIELING, F., LANGENKAMP, U.,
LIBAL, U., MENDE, M., SCHEFFLER, G.: IC Set for a
Picture-in-Picture System with On-Chip Memory, in:
IEEE Transactions on Consumer Electronics, Vol.36,
No.1, February 1990, S.23-31;
MASUDA, Michio, OKAMOTO, Kaneyuki, NISIJIMA,
Hideo, ONO, Koichi, OTSUBO, Hiroyasu, OTSUKA,
Susumu: Picture in Picture System with a Digital
Memory for VCRs, in: IEEE Transactions on
Consumer Electronics, Vol. CE-33, No.3, August 1987,
S.230-238;

⑤4 Verfahren zur Bildkorrektur bei einer Bild-in-Bild-Darstellung von zeilenverkämmten Fernseh- oder Videosignalen und Schaltungsanordnung zur Durchführung desselben

⑤7 Verfahren zur Bildkorrektur bei einer Bild-in-Bild-Darstellung von zeilenverkämmten Fernseh- oder Videosignalen und Schaltungsanordnung zur Durchführung derselben, wobei ein in das Großbild einblendbares, aus aufeinanderfolgenden Halbbildern (A, B) bestehendes Videosignal asynchron zum Großbild empfangen und bildpunktreduziert als Kleinbild mittels von einer Speichersteuerschaltung (St) erzeugter Schreibadressen (W) in einen Halbbildspeicher (Sp) eingeschrieben wird. Gleichzeitig zum Einschreiben eines Halbbildes (A; B) in den Halbbildspeicher (Sp) wird im Zyklus der Großbildwiedergaberaster (α , β) das in das Großbild einzublendende Halbbild (A; B) mittels von der Speichersteuerschaltung (St) erzeugter Leseadressen (R1, R2) ausgelesen. Die von der Speichersteuerschaltung (St) erzeugten Leseadressen (R1) werden in Abhängigkeit von den Wiedergaberastern (α , β), dem momentan ausgelesenen Halbbild (A; B) und dem Vorzeichen der Differenz zwischen der vorhergehenden Schreibadresse (W) und der momentanen Leseadresse (R2) durch von einer Logikschaltung (LS) erzeugte Korrekturwerte (KOR1; KOR2; KOR3; KOR4) korrigiert.



DE 42 31 308 C 1

Beschreibung

In Fernsehgeräten und Videorecordern der gehobenen Qualitätsklasse werden heute zunehmend sogenannte Bild-in-Bild-Schaltungen eingesetzt, mit deren Hilfe das Signal einer zweiten Signalquelle als verkleinertes Bild in das Hauptbild eingeblendet werden kann.

Wie beispielsweise aus der Schrift "IC Set for a Picture-in-Picture System with On-Chip Memory", von Burkert, M.; Frieling, F.; Langenkamp, U.; Libal, U.; Mende, M.; Scheffler, G. aus IEEE Transactions on Consumer Electronics, Vol. 26, No. 1, February 1990, Seiten 23 bis 31 bekannt ist, wird das Signal der zweiten Bildquelle digitalisiert und in horizontaler und vertikaler Richtung dezimiert (z. B. jeweils um den Faktor 3). Das so verkleinerte Bild wird in einem Speicher mit einer entsprechenden Schreibtaktrate eingeschrieben. Zur Darstellung auf dem Bildschirm wird es mit einer höheren Lesetaktrate ausgelesen und mit dem Hauptsignal kombiniert.

Einfache Systeme speichern nur ein Halbbild der zweiten Quelle. Es kann dann abhängig von der Phase der Bildsignale beider Quellen vorkommen, daß der schnellere Lesezeiger den langsameren Schreibzeiger überholt. Vor dem Überholen werden die Daten des gerade geschriebenen Halbbildes, nach dem Überholen die Daten eines davorliegenden Halbbildes ausgelesen. Dieser Zeitablauf läßt folgende Problematik entstehen:

Die Halbbildfolge der zweiten Quelle sei mit A1, B1, A2, B2 ... bezeichnet. Um eine exakte Verkümmung beider Halbbilder eines Vollbildes zu erreichen, müssen die Halbbilder mit der Bezeichnung A in einem Wiedergaberaster α und die Halbbilder B in einem Wiedergaberaster β dargestellt werden.

Wird nun jedes Halbbild der zweiten Quelle dezimiert und in den Speicher geschrieben, so werden in einem Wiedergaberaster sowohl Daten aus einem Halbbild A als auch aus einem Halbbild B dargestellt. Das bedeutet aber, daß entweder vor oder nach dem Überholen der Schreibadresse durch die Leseadresse ein Halbbildrasterfehler entstehen muß. Das Bild wird verzerrt und es treten Flackererscheinungen mit der Vollbildfrequenz auf.

Zur Vermeidung dieser sehr stark störenden Artefakte kann man dazu übergehen, nur jedes zweite dezimierte Halbbild der zweiten Quelle in den Speicher einzuschreiben. Beim Lesen werden die Daten des eingeschriebenen Halbbildes dann in beiden Wiedergaberastern dargestellt. Dadurch werden die störenden Vertauschungen innerhalb eines Rasters wirkungsvoll vermieden.

Diese Vorgehensweise hat jedoch den Nachteil, daß durch die Unterdrückung jedes zweiten Halbbildes der zweiten Quelle die vertikale Auflösung des dezimierten Bildes relativ gering ist.

Soll die Auflösung nicht leiden, so wurde bisher der Halbbildspeicher durch einen Vollbildspeicher ersetzt, was eine Verdopplung des Speicheraufwandes bedeutet. Durch geschickte Steuerung der beiden Halbbildspeicher lassen sich Rasterfehler vermeiden.

Aus der Schrift "Picture in Picture System With a Digital Memory for VCRs", von Masuda, Michio; Okamoto, Kaneyuki; Nisijima, Hideo; Ono, Koichi; Otsubo, Hiroyasu; Otsuka, Susumu aus IEEE Transaction on Consumer Electronics, Vol. CE-33, No. 3, August 1987, Seiten 230 bis 238 ist es außerdem bekannt, jeweils zwei Halbbilder jedes Wiedergaberasters der zweiten Quelle abzuspeichern, so daß immer ein Halbbild geschrieben wird, während das andere gelesen wird und außerdem durch geeignete Steuerung immer auf ein gespeichertes Halbbild der zweiten Quelle im bezüglich der ersten Quelle richtigen Wiedergaberaster zugegriffen werden kann. Für dieses Verfahren ist jedoch ein hoher Speicheraufwand erforderlich.

Ziel der vorliegenden Erfindung ist es also, ein Verfahren zur Bildkorrektur bei einer Bild-in-Bild-Darstellung von zeilenverkümmten Fernseh- oder Videosignalen und eine Schaltungsanordnung zur Durchführung desselben anzugeben, bei dem mit dem Aufwand nur eines Halbbildspeichers die volle vertikale Auflösung durch die Darstellung beider Halbbilder des Kleinbildes erreicht wird, ohne daß störende Rasterdefekte auftreten.

Das Ziel wird erreicht durch ein Verfahren zur Bildkorrektur bei einer Bild-in-Bild-Darstellung von zeilenverkümmten Fernseh- oder Videosignalen mit folgenden Merkmalen:

- ein Großbild wird mittels aufeinanderfolgender Halbbilder in jeweils verschiedenen Wiedergaberastern dargestellt,

- ein in das Großbild einblendbares, ebenfalls aus aufeinanderfolgenden Halbbildern bestehendes Videosignal wird asynchron zum Großbild empfangen und bildpunktreduziert als Kleinbild mittels von einer Speichersteuerschaltung erzeugter Schreibadressen in einen Halbbildspeicher eingeschrieben, wobei ein bereits in den Halbbildspeicher eingeschriebenes Halbbild durch das jeweils nachfolgende Halbbild überschrieben wird.

- gleichzeitig zum Einschreiben eines Halbbildes in den Halbbildspeicher wird im Zyklus der Großbildwiedergaberaster das in das Großbild einzublendende Halbbild mittels von der Speichersteuerschaltung erzeugter Leseadressen ausgelesen,

- die von der Speichersteuerschaltung erzeugten Leseadressen werden demgemäß nachfolgender Tabelle mit vier Korrekturwertspalten in Abhängigkeit von den Wiedergaberastern, dem momentan ausgelesenen Halbbild und dem Vorzeichen der Differenz zwischen der vorhergehenden Schreibadresse und der momentanen Leseadresse durch von einer Logikschaltung erzeugte Korrekturwerte einer gemeinsamen Korrekturwertspalte entweder unverändert gelassen oder um eine Zeile erhöht oder erniedrigt;

- eine Schaltungsanordnung zur Durchführung der Verfahren gemäß Anspruch 1,

- mit einem ersten Signalpfad für das Großbildsignal, der mit einem ersten Eingang der Schaltungsanordnung und über einen Schalter mit einem Ausgang der Schaltungsanordnung verbunden ist,

- mit einem zweiten Signalpfad für das Kleinbildsignal, der mit einem zweiten Eingang der Schaltungsanordnung und über den Schalter mit dem Ausgang der Schaltungsanordnung verbunden ist, wobei der zweite Signalpfad mit einem A/D-Wandler, einem Dezimationsfilter, einem Halbbildspeicher und einem D/A-Wandler, die in Kette geschaltet sind, gebildet ist, und

wobei der Halbbildspeicher von einer Speichersteuerschaltung mit Schreibadressen und Leseadressen beaufschlagt ist,

— mit einer Leseadressenkorrekturschaltung, die zwischen der Speichersteuerschaltung und dem Halbbildspeicher angeordnet ist, und

— mit einer Logikschaltung, die vier Eingänge und einen Ausgang aufweist,

deren erster Eingang mit den Schreibadressen beaufschlagt ist,

deren zweiter Eingang mit den korrigierten Leseadressen beaufschlagt ist,

deren dritter Eingang über eine Rastererkennungsschaltung mit dem ersten Eingang der Schaltungsanordnung verbunden ist,

deren vierter Eingang über eine Halbbilderkennungsschaltung mit dem zweiten Eingang der Schaltungsanordnung verbunden ist, wobei die Halbbilderkennungsschaltung mit den Schreibadressen und mit den korrigierten Leseadressen beaufschlagt ist, und deren Ausgang mit der Leseadressenkorrekturschaltung verbunden ist, und diese mit dem Korrektursignal, das durch eines der in der Tabelle angegebenen Korrektursignale gegeben ist, beaufschlagt.

Die erfindungsgemäßen Verfahren und die erfindungsgemäße Schaltungsanordnung werden in vorteilhafter Weise in einem Fernseh- oder Videogerät angewendet.

Die Erfindung soll nun anhand von Ausführungsbeispielen mit Hilfe von Figuren näher erläutert werden. Dabei zeigt

Fig. 1 eine Ausführungsform der erfindungsgemäßen Schaltungsanordnung,

Fig. 2a, b, c Diagramme, die den zeitlichen Verlauf der Schreib- und Lesezeiger in Relation zu den Wiedergaberastern zeigen und

Fig. 3; 4a, b; 5a, b den Diagrammen entsprechende, schematisierte Bildschirmdarstellungen.

In dem Ausführungsbeispiel für eine erfindungsgemäße Schaltungsanordnung zur Durchführung eines der erfindungsgemäßen Verfahren gemäß Fig. 1 ist ein erster Signalpfad 1 mit einem ersten Eingang E1 der Schaltungsanordnung und über einen Schalter 3 mit dem Ausgang A der Schaltungsanordnung verbunden. Am ersten Schaltungsanordnungsingang E1 wird das Signal einer ersten Quelle eingespeist und über den Schaltungsanordnungsausgang A einem nicht dargestellten Bildschirm zugeführt, auf dem es als Großbild mittels aufeinanderfolgender Halbbilder im Zeilensprungverfahren dargestellt werden kann. Das bedeutet, daß ein erstes Halbbild des Großbildes in einen Wiedergaberaster α und ein zweites Halbbild des Großbildes in einen Wiedergaberaster β dargestellt wird.

Fig. 1 zeigt außerdem einen zweiten Signalpfad 2, der mit einem zweiten Schaltungsanordnungsingang E2, in den das Signal einer zweiten Quelle eingespeist wird und über den Schalter 3 mit dem Ausgang A der Schaltungsanordnung verbunden ist. Der zweite Signalpfad 2 ist mit einem Analog-Digital-Wandler A/D, einem Dezimationsfilter DF, einem Halbbildspeicher Sp und einem Digital-Analog-Wandler D/A, die in Kette geschaltet sind, gebildet.

Das Signal der zweiten Quelle wird zunächst mittels des Analog-Digital-Wandlers A/D digitalisiert und anschließend mittels des Dezimationsfilters DF bildpunktreduziert; d. h. es wird beispielsweise nur jeder dritte Bildpunkt jeder dritten Zeile durchgelassen, um dann im Halbbildspeicher Sp abgespeichert zu werden.

Zum Einschreiben der Daten ist der Halbbildspeicher Sp von einer Speichersteuerschaltung St mit einem Schreibadreßsignal W, das im folgenden als Schreibzeiger W bezeichnet wird, beaufschlagt. Beim Einschreiben der Daten eines neuen Halbbildes werden die Daten des vorhergehenden, bereits im Halbbildspeicher Sp abgespeicherten Halbbildes überschrieben.

Gleichzeitig zum Einschreiben können aber auch Daten aus dem Halbbildspeicher Sp mittels eines Lesezeigers R2 ausgelesen werden. Der Lesezeiger R2 ist ein zweites Leseadreßsignal mit durch eine Leseadressenkorrekturschaltung RK korrigierten Leseadressen, wobei die Leseadressenkorrekturschaltung RK mit einem von der Speichersteuerschaltung St erzeugten ersten Leseadreßsignal R1 beaufschlagt ist. Die aus dem Halbbildspeicher Sp ausgelesenen Daten werden mittels des Digital-Analog-Wandlers D/A analogisiert und dem Schalter 3 zugeführt, mittels dem sie als Kleinbildsignal dem Ausgang A der Schaltungsanordnung zugeführt werden können, um als Kleinbild in dem Großbild auf dem Bildschirm dargestellt werden zu können.

Da der Lesezeiger R2 eine höhere Taktrate als der Schreibzeiger W aufweist, kann es, je nach Phasenlage der Signale der ersten Quelle und der zweiten Quelle, dazu kommen, daß der Lesezeiger R2 den Schreibzeiger W überholt. Das bedeutet, daß nun das noch im Halbbildspeicher Sp stehende, noch nicht überschriebene Halbbild, das in einem anderen Wiedergaberaster als das aktuelle Halbbild dargestellt werden müßte, ausgelesen und entsprechend im falschen Wiedergaberaster dargestellt wird, was zu Rasterverzerrungen führt. Um diese Rasterverzerrungen zu vermeiden, wird das von der Speichersteuerschaltung St erzeugte Leseadressensignal R1 mittels der Leseadressenkorrekturschaltung RK korrigiert und als Lesezeiger R2 dem Halbbildspeicher Sp zugeführt. Die Leseadressenkorrekturschaltung RK ist dabei von einem Korrektursignal KOR beaufschlagt, das von einer Logikschaltung LS in Abhängigkeit von dem an deren ersten Eingang e1 anliegenden Schreibzeiger W, dem an deren zweiten Eingang e2 anliegenden Lesezeiger R2, dem an deren dritten Eingang e3 anliegenden Ausgangssignal einer Rastererkennungsschaltung RE und dem an deren vierten Eingang e4 anliegenden Ausgangssignal einer Halbbilderkennungsschaltung HE erzeugt wird. Die Rastererkennungsschaltung RE wird von dem am ersten Eingang E1 der Schaltungsanordnung anliegenden Signal der ersten Quelle beaufschlagt und gibt somit das Wiedergaberaster dieses Signals an. Die Halbbilderkennungsschaltung HE wird vom am zweiten Eingang E2 der Schaltungsanordnung anliegenden Signal der zweiten Quelle sowie vom Schreibzeiger W und vom Lesezeiger R2 beaufschlagt und gibt das soeben ausgegebene Halbbild A; B an. Dabei ermittelt sie aus dem vom Lesezeiger R2 beaufschlagt und gibt das soeben eingelesene Halbbild, und aus dem Vorzeichen der Differenz zwischen dem vorhergehenden Halbbild, das soeben eingelesen wird, und dem momentanen Bildpunkt, und dem momentanen Lesezeiger R2, also der Schreibadresse des vorhergehenden Halbbildes, und dem momentanen Lesezeiger R2,

also der korrigierten Leseadresse des soeben ausgelesenen Bildpunkts das soeben ausgelesene Halbbild.

Die Logikschaltung LS kann dabei mittels eines Speichers gebildet sein, in den eine Zuordnungstabelle eingeschrieben ist, oder aber fest verdrahtet sein, wobei die entsprechende Schaltung die Zuordnungstabelle realisiert. Das am Ausgang a der Logikschaltung LS anliegende Signal KOR kann durch eine Folge von Korrekturwerten, die jeweils einer der vier Spalten nachfolgender Tabelle entnommen werden, gegeben sein, je nachdem, welches Korrektursignal durch die Logikschaltung LS realisiert ist.

Wieder- gabe- raster	ausgele- senes Halbbild	Lese- und Schreib- adresse	KOR1	KOR2	KOR3	KOR 4
α	A	$R2 \leq W$	-1	0	0	-1
α	B	$R2 > W$	-1	0	0	-1
β	B	$R2 \leq W$	-1	0	0	-1
β	A	$R2 > W$	0	+1	+1	0
α	B	$R2 \leq W$	-1	-1	0	0
α	A	$R2 > W$	0	0	+1	+1
β	A	$R2 \leq W$	0	0	+1	+1
β	B	$R2 > W$	0	0	+1	+1

In der Tabelle wird jeweils zwischen dem Fall, daß der momentane Lesezeiger R2 kleiner oder gleich dem vorhergehenden Schreibzeiger W ist und dem Fall, daß der momentane Lesezeiger R2 größer als der vorhergehende Schreibzeiger ist, unterschieden. Das ist jedoch völlig äquivalent einer Unterscheidung zwischen dem Fall, daß der momentane Lesezeiger R2 kleiner als der nachfolgende Schreibzeiger W ist und dem Fall, daß der momentane Lesezeiger R2 größer oder gleich dem nachfolgenden Schreibzeiger W ist.

Mit Hilfe der Fig. 2 bis 5 soll nun das erfindungsgemäße Verfahren, nach dem die erfindungsgemäße Schaltungsanordnung gemäß Fig. 1 arbeitet, beschrieben werden. So ist in Fig. 2a stark schematisiert die zeitliche Abfolge der Wiedergaberaster α , β , α dargestellt. Jedes Wiedergaberaster α ; β hat jeweils eine Dauer von 20 ms zwischen den Zeitpunkten t1 und t2, t2 und t3, t3 und t4, während der jeweils ein Halbbild des Großbilds auf dem Bildschirm zur Darstellung kommt. In das Großbild wird jeweils, bezogen auf die entsprechenden Zeilen, während der Zeiten t11 und t12, t21 und t22, t31 und t32 ein Kleinbild eingeblendet.

In den Fig. 2b und 2c sind jeweils der Schreibzeiger W und der Lesezeiger R2 für verschiedene mögliche Phasenlagen des Signals der zweiten Quelle zum Signal der ersten Quelle dargestellt. So beginnt in der Darstellung gemäß Fig. 2b ein Halbbild der zweiten Quelle vor dem der ersten Quelle, während in der Darstellung gemäß Fig. 2c das Halbbild der zweiten Quelle nach dem der ersten Quelle beginnt.

In Fig. 2b wird beginnend mit dem Zeitpunkt t5 ein Halbbild A1 mittels des Schreibzeigers W in den Halbbildspeicher Sp eingeschrieben. Die Ordinate der Darstellung in den Fig. 2b und 2c kennzeichnet dabei die Schreibadresse W bzw. die Leeradresse R2. Dieses Halbbild A1 muß einem Wiedergaberaster α zugeordnet werden, um rasterrichtig dargestellt werden zu können. Zum Zeitpunkt t12 ist der Schreibvorgang des Halbbilds A1 beendet und es beginnt ein neuer Schreibvorgang des nächsten Halbbilds B1, der bis zum Zeitpunkt t22 dauert. Das Halbbild B1 muß zur rasterrichtigen Darstellung einem Wiedergaberaster β zugeordnet werden.

Entsprechend Fig. 2a beginnt zum Zeitpunkt t11 ein Lesevorgang. Da das Auslesen mit höherer Taktrate erfolgen muß als das Einschreiben, weist der Lesezeiger R2 eine größere Steilheit auf als der Schreibzeiger W. Da der Schreibvorgang mit dem Ende der Kleinbilddarstellung zum Zeitpunkt t12 zusammenfällt, wird während des Lesevorgangs nur das zuvor eingeschriebene Halbbild A1 und danach das Halbbild B1 usw. ausgelesen und im jeweils richtigen Raster dargestellt.

Die Bildschirmdarstellung dieses Vorgangs ist in Fig. 3a, stark schematisiert, anhand eines von links unten nach rechts oben verlaufenden Schwarz-Weiß-Übergangs gezeigt. Es ist dort ein Kleinbild mit einer Vollbildauflösung von 10 Zeilen dargestellt, was bedeutet, daß ein Halbbild jeweils 5 Zeilen aufweist. Am linken Rand ist die Numerierung der Rasterzeilen angegeben, wobei die ungeraden Zeilen dem Wiedergaberaster α und die geraden Zeilen dem Wiedergaberaster β zugeordnet sind. Am rechten Rand ist die Numerierung der Zeilen der jeweiligen Halbbilder A und B angegeben, wobei die ungeraden Ziffern dem Halbbild A und die geraden Ziffern dem Halbbild B zugeordnet sind. Das Halbbild A ist gemäß Fig. 3b mit einer von links oben nach rechts unten verlaufenden Schraffur und das Halbbild B mit einer von links unten nach rechts oben verlaufenden Schraffur

dargestellt.

In Fig. 3a sind, wie bereits in der Erläuterung zu Fig. 2b ausgeführt wurde, die Halbbilder A und B jeweils in ihrem richtigen Wiedergaberaster α und β dargestellt, wodurch keine Rasterverzerrungen auftreten.

Wenn hingegen, wie in Fig. 2c dargestellt, das Einschreiben eines Kleinbilds in den Halbbildspeicher Sp erst nach dem Anfang der Darstellung eines Großhalbbilds beginnt, so führt das dazu, daß der Lesezeiger R2 den Schreibzeiger W überholt. So beginnt, wie im linken Teil der Fig. 2c dargestellt ist, zum Zeitpunkt t6 der Einschreibvorgang eines Halbbilds A1, der bis zum Zeitpunkt t7 dauert, wo dann der Einschreibvorgang eines Halbbilds B1 beginnt usw. Wiederum zum Zeitpunkt t11 beginnt dann der Lesevorgang, der zum Zeitpunkt t12 zu Ende ist. Zum Zeitpunkt t13 überholt der Lesezeiger R2 den Schreibzeiger W. Das führt dazu, daß zunächst das zum Wiedergaberaster α gehörige Halbbild A1 ausgelesen wird, ab dem Zeitpunkt t13 jedoch das noch nicht neu überschriebene Halbbild B0, das eigentlich im Wiedergaberaster β dargestellt werden müßte.

Fig. 4a zeigt diesen Vorgang stark schematisiert anhand einer Bildschirmdarstellung. Zunächst werden also die Zeilen 1 und 3 des Halbbilds A1 in die Zeilen 1 und 3 des Wiedergaberasters α richtig dargestellt. Dann werden jedoch die Zeilen 6, 8 und 10 des Halbbilds B0 in den Zeilen 5, 7 und 9 des Wiedergaberasters α dargestellt. Danach werden die Zeilen 2 und 4 des Halbbilds B1 in den Zeilen 2 und 4 des Wiedergaberasters β richtig dargestellt und dann wieder die Zeilen 5, 7 und 9 des Halbbilds A1 in den Zeilen 6, 8 und 10 des Rasters β . Das führt bei der schrägen Kante, wie sie bereits in Fig. 3a dargestellt wurde, zu der Rasterverzerrung im unteren Teil der Fig. 4a.

In Fig. 4b ist nun dargestellt, wie durch eines der erfindungsgemäßen Verfahren diese Rasterverzerrungen vermieden werden können. Dazu wurde das Korrektursignal KOR1 gemäß der Tabelle verwendet. Dafür ist es jedoch notwendig, eine zusätzliche Zeile pro Halbbild abzuspeichern, und zwar eine vom Anfang des Bildes, was in Fig. 4a durch die zusätzlichen Halbbildzeilen -1 und 0 angedeutet ist.

Gemäß dem Korrektursignal KOR1 wird zunächst im Wiedergaberaster α , solange die Leseadresse R2 kleiner als die Schreibadresse W ist, also im Zeitraum zwischen t11 und t13 gemäß Fig. 2c, das Halbbild A1 dargestellt, wobei jeweils die davorliegende Zeile dargestellt wird. Das bedeutet, daß die Zeilen -1 und 1 des Halbbildes A1 in den Zeilen 1 und 3 des Wiedergaberasters α abgebildet werden.

Wenn dann die Leseadresse R2 größer als die Schreibadresse W wird, also im Zeitraum zwischen t13 und t12, werden die Zeilen 4, 6 und 8 des Halbbilds B0 in den Zeilen 5, 7 und 9 des Wiedergaberasters α abgebildet; es wird dabei wieder die davorliegende Zeile abgebildet. Anschließend werden dann in den Zeilen 2 und 4 des Wiedergaberasters β die Zeilen 0 und 2 des Halbbilds B1 dargestellt und dann, ohne Korrektur der Leseadresse, die Zeilen 5, 7 und 9 des Halbbilds A1 in den Zeilen 6, 8 und 10 des Wiedergaberasters β . Durch diese erfindungsgemäße teilweise Vertauschung von Zeilen wird erreicht, daß für den Betrachter trotz einer teilweisen Darstellung von Halbbildern im falschen Raster eine unverzerrte Kante erscheint, wobei die kleinere Unregelmäßigkeit zwischen den Rasterzeilen 4 und 5 in Fig. 4b bei höherer Zeilenzahl nicht erkennbar ist.

Wenn in Fig. 2c statt der Halbbildfolge A1, B1, A2... wie sie dort gezeigt ist, eine Halbbildfolge B1, A2, B2... gewählt würde, würde das bei einer Bildschirmdarstellung ohne Korrektursignal dazu führen, daß zunächst, wie in Fig. 5 wiederum stark schematisiert dargestellt ist, in den Zeilen 1, 3 und 5 des Wiedergaberasters α die Zeilen 2, 4 und 6 des Halbbilds B1 dargestellt werden. Nachdem die Leseadresse R2 größer als die Schreibadresse W geworden ist, würden dann die Zeilen 7 und 9 eines Halbbilds A1 in den Zeilen 7 und 9 des Wiedergaberasters α abgebildet werden. Im Wiedergaberaster β würden zunächst in den Zeilen 2, 4 und 6 die Zeilen 1, 3 und 5 eines Halbbilds A2 und dann in den Zeilen 8 und 10 die Zeilen 8 und 10 des Halbbilds B1 abgebildet werden usw. In Fig. 5b ist dann die für den Fachmann leicht nachvollziehbare Darstellung dieses Falles mit dem Korrektursignal KOR2 gemäß der Tabelle gezeigt.

Wie in den Fig. 4b und 5b zu entnehmen ist, werden durch die Zeilenvertauschungen der erfindungsgemäßen Verfahren im Kleinbild schräg verlaufende Kanten wieder deutlich, ohne Zick-Zack-Verzerrungen dargestellt. Dazu ist lediglich notwendig, zusätzliche Zeilen des Kleinbilds, also des Signals der zweiten Quelle abzuspeichern, wobei bei den Verfahren mit dem Korrektursignal KOR1 eine frühere Zeile pro Halbbild zusätzlich abgespeichert werden muß, bei den Verfahren mit den Korrektursignalen KOR2 und KOR4 eine frühere und eine spätere Zeile und bei dem Verfahren mit dem Korrektursignal KOR3 nur eine spätere Zeile. Es ist also zweckmäßig, eines der Verfahren mit dem Korrektursignal KOR1 oder KOR3 zu verwenden.

Patentansprüche

1. Verfahren zur Bildkorrektur bei einer Bild-in-Bild-Darstellung von zeilenverkämmten Fernseh- oder Videosignalen mit folgenden Merkmalen:

— ein Großbild wird mittels aufeinanderfolgender Halbbilder in jeweils verschiedenen Wiedergaberastern (α , β) dargestellt,

— ein in das Großbild einblendbares, ebenfalls aus aufeinanderfolgenden Halbbildern (A, B) bestehendes Videosignal wird asynchron zum Großbild empfangen und bildpunktreduziert als Kleinbild mittels von einer Speichersteuerschaltung (St) erzeugter Schreibadressen (W) in einen Halbbildspeicher (Sp) eingeschrieben, wobei ein bereits in den Halbbildspeicher (Sp) eingeschriebenes Halbbild (A_n ; B_n) durch das jeweils nachfolgende Halbbild (B_n ; A_{n+1}) überschrieben wird,

— gleichzeitig zum Einschreiben eines Halbbildes (A; B) in den Halbbildspeicher (Sp) wird im Zyklus der Großbildwiedergaberaster (α , β) das in das Großbild einzublendende Halbbild (A; B) mittels von der Speichersteuerschaltung (St) erzeugter Leseadressen (R1, R2) ausgelesen,

— die von der Speichersteuerschaltung (St) erzeugten Leseadressen (R1) werden demgemäß nachfolgender Tabelle mit vier Korrekturwertspalten in Abhängigkeit von den Wiedergaberastern, (α , β), dem momentan ausgelesenen Halbbild (A; B) und dem Vorzeichen der Differenz zwischen der vorherge-

henden Schreibadresse (W) und der momentanen Leseadresse (R2) durch von einer Logikschaltung (LS) erzeugte Korrekturwerte einer gemeinsamen Korrekturwertspalte (KOR1; KOR2; KOR3; KOR4) entweder unverändert gelassen (0) oder um eine Zeile erhöht (+1) oder erniedrigt (-1):

Wieder- gabe- raster	ausgele- senes Halbbild	Lese- und Schreib- adresse	KOR1	KOR2	KOR3	KOR 4
α	A	$R2 \leq W$	-1	0	0	-1
α	B	$R2 > W$	-1	0	0	-1
β	B	$R2 \leq W$	-1	0	0	-1
β	A	$R2 > W$	0	+1	+1	0
α	B	$R2 \leq W$	-1	-1	0	0
α	A	$R2 > W$	0	0	+1	+1
β	A	$R2 \leq W$	0	0	+1	+1
β	B	$R2 > W$	0	0	+1	+1

2. Schaltungsanordnung zur Durchführung der Verfahren gemäß Anspruch 1,

- mit einem ersten Signalpfad (1) für das Großbildsignal, der mit einem ersten Eingang (E1) der Schaltungsanordnung und über einen Schalter (3) mit einem Ausgang (A) der Schaltungsanordnung verbunden ist,
 - mit einem zweiten Signalpfad (2) für das Kleinbildsignal, der mit einem zweiten Eingang (E2) der Schaltungsanordnung und über den Schalter (3) mit dem Ausgang der Schaltungsanordnung verbunden ist,
 - wobei der zweite Signalpfad (2) mit einem A/D-Wandler (A/D), einem Dezimationsfilter (DF), einem Halbbildspeicher (Sp) und einem D/A-Wandler (D/A), die in Kette geschaltet sind, gebildet ist, und wobei der Halbbildspeicher (Sp) von einer Speichersteuerschaltung (St) mit Schreibadressen (W) und Leseadressen (R2) beaufschlagt ist,
 - mit einer Leseadressenkorrekturschaltung (RK), die zwischen der Speichersteuerschaltung (St) und dem Halbbildspeicher (Sp) angeordnet ist, und
 - mit einer Logikschaltung (LS), die vier Eingänge (e1, e2, e3, e4) und einen Ausgang (a) aufweist, deren erster Eingang (e1) mit den Schreibadressen beaufschlagt ist, deren zweiter Eingang (e2) mit den korrigierten Leseadressen (R2) beaufschlagt ist, deren dritter Eingang (e3) über eine Rastererkennungsschaltung (RE) mit dem ersten Eingang (E1) der Schaltungsanordnung verbunden ist, deren vierter Eingang (e4) über eine Halbbilderkennungsschaltung (HE) mit dem zweiten Eingang (E2) der Schaltungsanordnung verbunden ist, wobei die Halbbilderkennungsschaltung (HE) mit den Schreibadressen (W) und mit den korrigierten Leseadressen (R2) beaufschlagt ist, und deren Ausgang (a) mit der Leseadressenkorrekturschaltung (RK) verbunden ist, und diese mit dem Korrektursignal (KOR), das durch eines der in der Tabelle angegebenen Korrektursignale (KOR1, KOR2, KOR3, KOR4) gegeben ist, beaufschlagt.
3. Verwendung zumindest eines der Verfahren gemäß Anspruch 1 oder der Schaltungsanordnung gemäß Anspruch 2 in einem Fernseh- oder Videogerät.

Hierzu 3 Seite(n) Zeichnungen

- Leerseite -

THIS PAGE BLANK (USPTO)




FIG 1








FIG 3b

